Analisi delle dimensioni e della quota di mercato delle apparecchiature per l'incisione dei semiconduttori - Tendenze di crescita e previsioni (2026-2031)

Tendenze e approfondimenti sul mercato globale delle apparecchiature per l'incisione dei semiconduttori

Miniaturizzazione delle apparecchiature sotto i nodi da 3 nm

I crescenti requisiti di precisione dei bordi di linea hanno trasformato l'incisione da semplice rimozione di materiale a scultura a livello di angstrom. Le linee pilota N2 di TSMC hanno ridotto l'uniformità all'interno del wafer a 0.8 nanometri nel corso del 2025, imponendo un passaggio a piattaforme di incisione a strati atomici che pulsano i reagenti e spurgano i gas in cicli inferiori al secondo.^{[1]Relazioni con gli investitori TSMC, "Simposio sulla tecnologia TSMC 2025", tsmc.com} Il processo SF2 di Samsung è entrato in produzione in serie nel 2026 con un'erogazione di potenza sul retro che si basa su fori passanti in silicio più profondi di 120 micrometri, una profondità in cui le camere a ioni reattivi convenzionali presentano micro-carichi e curvature delle pareti laterali.^{[2]Samsung Foundry, "Samsung Foundry Forum 2025", samsungfoundry.com} I nodi RibbonFET da 18 A di Intel richiedono passaggi di recesso laterali selettivi che rappresentano il 22% della perdita di resa in caso di deriva dei parametri del plasma, amplificando la domanda di controllo degli endpoint in tempo reale. Ogni nanometro incrementale di scala aggiunge ora quasi 180 milioni di dollari in investimenti in incisione per fabbrica da 50,000 parole al minuto, rafforzando il consolidamento tra le fonderie di componenti logici e accelerando il ritiro delle linee da 200 millimetri. I fornitori con camere aggiornabili sul campo sono quindi in grado di generare ricavi ricorrenti dalle conversioni delle ricette piuttosto che dalle installazioni greenfield.

Rapido sviluppo delle capacità nelle fonderie cinesi

Le spedizioni cinesi di prodotti per l'incisione hanno superato i 4.2 miliardi di dollari nel 2025, nonostante i limiti alle esportazioni di litografia all'avanguardia.^{[3]Reuters, "Mattson Technology presenta l'incisore al plasma a microonde", reuters.com} SMIC e Hua Hong hanno aggiunto insieme 85,000 parole al minuto di capacità da 28 a 40 nanometri, puntando a progetti automotive e IoT in cui la selettività di incisione per dielettrici ad alto k definisce la resistenza alla scrittura e alla cancellazione. Le piattaforme Primo serie nD di NAURA si vendono a circa il 65% degli utensili concorrenti, ma offrono uniformità di processo oltre i 14 nanometri, comprimendo i prezzi medi di vendita nel mercato delle apparecchiature di incisione per semiconduttori. L'utilizzo interno è sceso al 72% all'inizio del 2026, al di sotto della soglia dell'85% per i rendimenti di pareggio, segnalando che la domanda di utensili potrebbe stabilizzarsi entro il 2027, a meno che i mercati di esportazione non assorbano il surplus.

Transizione ai transistor Gate-All-Around (GAA)

La GAA moltiplica la complessità dell'incisione, con il flusso a 3 nanometri di Samsung che richiede 11 passaggi di plasma discreti per liberare i nanosheet sospesi, rispetto ai sei degli equivalenti FinFET. Lo stack ibrido a tre fogli di Intel utilizza l'incisione a strati atomici per regolare lo spessore dei fogli tra 5 e 7 nanometri, bilanciando la corrente di pilotaggio con le perdite. I rail di alimentazione posteriori di TSMC introducono rapporti di forma delle vie di 100:1, forzando il controllo della pressione della camera entro ±2 millitorr per sopprimere la rugosità delle pareti laterali. La serie Flex di Lam Research si è aggiudicata il 42% dei successi nell'incisione correlata alla GAA nel 2025, mentre Sculpta ALE di Applied Materials ha registrato un ASP di 1.8 milioni di dollari, il triplo di quello degli incisori a secco standard. Gli elevati prezzi degli utensili, ma i margini superiori, incoraggiano gli operatori storici a integrare deposizione e metrologia, bloccando i costi di integrazione del processo.

Spese per sussidi alla produzione negli Stati Uniti e nell'UE (CHIPS Act)

Entro la fine del 2025, sono stati assegnati 18.3 miliardi di dollari in sovvenzioni statunitensi, principalmente a Intel, TSMC, Samsung e Micron, con esborsi basati su milestone legate ai rapporti di contenuto nazionale. I soli progetti Intel in Ohio e Arizona richiedono circa 4.5 miliardi di dollari in strumenti di incisione fino al 2028. In Europa, 10 miliardi di euro di supporto per Intel Magdeburg alimentano due fabbriche che puntano a nodi 18A, sebbene i permessi e i prezzi dell'elettricità vicini a 0.32 euro per kWh rischino di slittare i tempi. I fornitori hanno registrato 7.9 miliardi di dollari in ordini di incisione vincolati a CHIPS nel corso del 2025, ma i pagamenti milestone li espongono a ritardi nella costruzione, provocando cicli di incasso più lunghi.

Oscillazioni cicliche del Cap-Ex nel settore della memoria

La spesa per le memorie è diminuita all'inizio del 2026, con i prezzi medi medi delle DRAM in calo del 18% su base trimestrale, spingendo Micron a ridurre gli investimenti per l'anno fiscale 2026 a 8.1 miliardi di dollari e SK Hynix a rinviare ordini di utensili per 1.2 miliardi di dollari. Samsung ha ridotto gli stanziamenti per il 2026 del 12%, portandoli a 22 trilioni di KRW (16.8 miliardi di dollari), convogliando al contempo i fondi verso le rampe HBM4, dove la selettività dell'incisione controlla il budget termico. Il mercato delle apparecchiature per l'incisione dei semiconduttori registra quindi cali sequenziali dei ricavi ogni volta che si accumulano scorte di memoria, costringendo i fornitori a offrire termini di pagamento estesi e aggiornamenti con pacchetti di servizi per proteggere i margini.

Volatilità del controllo delle esportazioni nella fornitura di generatori RF

Le aggiunte all'Entity List di ottobre 2025 richiedono licenze individuali per i generatori RF superiori a 27 MHz e 3 kW, portando Advanced Energy e MKS Instruments ad annullare 420 milioni di dollari di ordini cinesi. Piotech e Naura hanno aumentato la produzione nazionale di generatori a 12,000 unità nel 2025, ma le versioni attuali raggiungono un massimo di 2.1 kW e 13.56 MHz, costringendo le fabbriche cinesi a prolungare i tempi di incisione del 18-25%. Gli OEM globali hanno raddoppiato i buffer di inventario a 90 giorni, bloccando 280 milioni di dollari di capitale circolante e gonfiando il costo del venduto. La biforcazione dell'offerta aumenta la disparità di efficienza di processo tra fabbriche all'avanguardia e fonderie con nodi maturi dipendenti da sottosistemi localizzati.

Analisi del segmento

Per applicazione: la memoria guida, il confezionamento accelera

Nel 2025, la memoria ha detenuto una quota di fatturato del 39.12%, sostenendo la fetta più grande del mercato delle apparecchiature di incisione per semiconduttori, ma il packaging avanzato è destinato a crescere a un CAGR del 9.88% fino al 2031. Le trincee dei condensatori DRAM e gli stack NAND a 300 strati richiedono un'incisione con un rapporto d'aspetto elevato, mentre i design dei chiplet abilitati da HBM introducono ulteriori passaggi di via attraverso il silicio. La domanda di packaging è amplificata dagli acceleratori di intelligenza artificiale che integrano otto o più stack HBM3E, ognuno dei quali aggiunge tre passaggi di incisione dedicati per la rivelazione dei micro-bump e l'assottigliamento dei wafer. Le specifiche degli strumenti ora enfatizzano la bassissima rugosità delle pareti laterali e il controllo preciso della profondità per evitare l'inclinazione della via, creando un'attrazione di aggiornamento sulle linee da 300 millimetri esistenti. 

Le applicazioni logiche e MPU hanno contribuito per circa il 28% al fatturato del 2025, con i progetti pilota 18A di Intel e N2 di TSMC che hanno raggiunto la fase di produzione a rischio, mentre i servizi di fonderia hanno rappresentato circa il 18%. I dispositivi di potenza e discreti hanno rappresentato il 7%, trainati dagli inverter per veicoli elettrici che si basano sull'incisione a trench in wafer di carburo di silicio. MEMS, sensori e dispositivi optoelettronici si dividono la quota rimanente. Nell'orizzonte di previsione, il divario di quota di mercato delle apparecchiature di incisione dei semiconduttori tra memoria e packaging avanzato si riduce poiché l'ibrid bonding moltiplica i passi BEOL più velocemente della crescita della capacità di DRAM o NAND, offrendo ai fornitori nuovi flussi di rendita tramite kit di aggiornamento delle camere.

Nota: le quote di tutti i segmenti individuali sono disponibili al momento dell'acquisto del report

Per tipo di apparecchiatura: i sistemi a umido dominano, ALE guadagna terreno

I banchi wet hanno processato il 68.89% del volume di wafer legato all'incisione nel 2025, grazie a un'economia di lotto di 0.12 dollari per wafer, a conferma della loro posizione consolidata nel mercato delle apparecchiature per l'incisione dei semiconduttori. Si prevede tuttavia che le piattaforme per l'incisione a strato atomico registreranno un CAGR dell'8.03% entro il 2031, poiché i gate sub-3 nanometri e le NAND a 300 strati richiedono una selettività a livello di angstrom. Gli incisori al plasma accoppiato induttivamente hanno coperto il 12% della spesa del 2025, preferiti per la modellazione di linee metalliche, dove l'elevata densità di ioni produce profili verticali. I sistemi a ioni reattivi hanno detenuto il 9%, ma sono destinati a essere ritirati con l'invecchiamento delle fabbriche da 200 millimetri, mentre gli strumenti a ioni reattivi profondi supportano MEMS e dispositivi di potenza con una quota del 6%. I fornitori ora integrano un controllo del plasma basato sull'intelligenza artificiale che regola automaticamente le finestre di processo, riducendo i cicli di qualificazione del 20% e gli scarti dei wafer.

Le decisioni in materia di Capex nel 2026 mostrano un percorso a doppio binario: le fonderie ordinano utensili ALE per i nodi principali, mentre i clienti del settore automobilistico e industriale rinnovano i banchi di lavoro a umido per una capacità di 200 millimetri, estendendo il loro orizzonte di ammortamento oltre il 2030. Questa divergenza riduce gli ASP misti ma aumenta il contributo del mix di servizi poiché i fornitori aggiornano le camere legacy con la metrologia degli endpoint.

Con tecnologia di incisione: radicamento a umido, espansione a secco

Le soluzioni chimiche a umido hanno mantenuto una quota di fatturato dell'89.11% nel 2025, riflettendo la loro ubiquità nelle strisce di fotoresist e nelle pulizie superficiali. Si prevede che l'incisione a secco crescerà del 7.71% annuo fino al 2031, aumentando la sua quota nel mercato delle apparecchiature per l'incisione dei semiconduttori, poiché i processi al plasma diventano indispensabili per i profili anisotropi. Le imposte ambientali sui gas perfluorocarburici hanno aggiunto circa l'8% ai costi dei materiali di consumo per l'incisione a secco nel 2025, tuttavia gli aggiornamenti degli utensili che riducono il flusso di gas del 30% hanno quasi neutralizzato questa penalizzazione. Stanno emergendo flussi ibridi a umido-secco: Lam Research e TSMC hanno brevettato una sequenza che abbina la pulizia con acido fluoridrico diluito al plasma a polarizzazione pulsata, riducendo i residui del 45% e il consumo di acqua del 30%. 

Per i GAA da 3 nanometri e i RibbonFET da 18 Å, i produttori di chip assegnano un numero pressoché uguale di fasi wet e dry, ma le piattaforme dry rappresentano il 70% del valore delle apparecchiature di incisione a causa di ASP più elevati e requisiti di camere per processo. Di conseguenza, il mercato delle apparecchiature di incisione per semiconduttori si sta spostando verso strumenti dry single wafer ad alta produttività dotati di metrologia in situ, una transizione che sosterrà i futuri ricavi dai servizi attraverso abbonamenti software e analisi delle ricette.

Per tipo di processo: FEOL domina, BEOL guadagna slancio

I processi di front-end-of-line, tra cui gate recess, source-drain e isolamento a trincea superficiale, hanno generato il 63.32% della domanda nel 2025 e rimangono il principale contributore alla quota di mercato delle apparecchiature di incisione per semiconduttori. Tuttavia, si prevede che le fasi di back-end-of-line forniranno un CAGR dell'8.01%, con la proliferazione di stack in rame-damasceno e l'integrazione di die logici e di memoria tramite saldatura ibrida all'interno di singoli package. Il 18A di Intel aggiunge tre strati metallici BEOL extra rispetto al 7 di Intel, aumentando il numero di via del 28% e favorendo l'approvvigionamento di camere di incisione per conduttori con selettività di 20:1 tra rame e dielettrici a bassa k. Le via through-silicon e backside in packaging avanzato sfumano ulteriormente il confine tra BEOL e assemblaggio a livello di wafer, ampliando il mercato indirizzabile per i fornitori che tradizionalmente servivano solo FEOL. 

SPTS e Veeco si sono aggiudicate insieme il 22% degli ordini di incisione a strato di ridistribuzione nel 2025, dimostrando che gli operatori di nicchia possono ritagliarsi una quota di mercato quando gli operatori storici non dispongono di portafogli di packaging dedicati. Nel periodo di previsione, il fatturato di FEOL rimarrà maggiore, ma la crescita più rapida di BEOL sposterà i profitti verso fornitori con esperienza nell'incisione dei conduttori e una solida mitigazione della corrosione del rame.

Analisi geografica

L'area Asia-Pacifico ha generato il 56.52% delle vendite del 2025, trainata dal cluster di fonderie di Taiwan, dalle linee di produzione di memorie della Corea del Sud e dalla spinta alla localizzazione della Cina. TSMC da sola ha assorbito circa 6.8 miliardi di dollari di hardware di incisione per i volumi di sviluppo N3 e i progetti pilota N2, mentre Samsung ha registrato 3.2 miliardi di dollari a supporto di GAA a 3 nanometri e DRAM 1-beta. La spesa giapponese è stata in gran parte destinata all'espansione della NAND 3D di Kioxia e alle conversioni di MCU automotive di Renesas, mentre India e Sud-est asiatico hanno totalizzato meno del 2%, in attesa di chiarezza politica per le fabbriche greenfield.

Si prevede che il Nord America guiderà la crescita regionale con un CAGR dell'8.98% fino al 2031, poiché i finanziamenti del CHIPS Act promuovono numerosi progetti di mega-fab. I campus Intel in Ohio e Arizona, il sito di Phoenix di TSMC e la fabbrica di DRAM di New York di Micron richiederanno complessivamente circa 12 miliardi di dollari in strumenti di incisione tra il 2026 e il 2029. Le dimensioni del mercato delle apparecchiature di incisione per semiconduttori attribuibili al Nord America potrebbero quindi raddoppiare rispetto al valore di riferimento del 2025 entro la fine del decennio. Tuttavia, i finanziamenti basati su milestone e le trattative sindacali introducono rischi di tempistica che i fornitori devono coprire attraverso finestre di spedizione flessibili e fatturazione basata sui progressi.

L'Europa ha assorbito il 12% del fatturato del 2025, trainata da Intel Magdeburg e STMicroelectronics Crolles. Tuttavia, l'aumento dei costi energetici – l'elettricità industriale media a 0.32 euro per kWh, il triplo delle tariffe statunitensi – minaccia i rendimenti interni dei progetti, spingendo le pressioni per ottenere sussidi per le energie rinnovabili. Medio Oriente, Africa e Sud America sono rimasti al di sotto del 3% complessivamente, sebbene l'iniziativa NEOM dell'Arabia Saudita e gli incentivi per i chip automobilistici del Brasile possano sbloccare una domanda di nicchia dopo il 2027.